त्रिनेत्र

• त्रिनेत्र-पीओसी: यह अवधारणा-सिद्धि चरण था, जिसका उद्देश्य स्विचलेस नेटवर्क, 3डी टोरस टोपोलॉजी और नेटवर्क कंट्रोलर चिप के ऑनलोड/हाइब्रिड आर्किटेक्चर के बारे में जानकारी प्राप्त करना था। प्रयुक्त हार्डवेयर आईओ के लिए 40 जीबीपीएस भौतिक लिंक लेयर और होस्ट इंटरफ़ेस के लिए पीसीआईई जेन-3.0 2x इंटरफ़ेस पर आधारित था। पीओसी हार्डवेयर का उपयोग प्रमुख आर्किटेक्चरल अवधारणाओं के व्यापक सत्यापन और हार्डवेयर/सॉफ्टवेयर सह-सत्यापन के लिए किया गया था।
• त्रिनेत्र-ए 100Gbps भौतिक लिंक लेयर, PCIe Gen-3.0 x8 होस्ट इंटरफ़ेस पर आधारित है और नेटवर्क टोपोलॉजी के रूप में 3डी टोरस का उपयोग करता है। नेटवर्क के सभी हार्डवेयर, सॉफ़्टवेयर और फ़र्मवेयर घटकों का सफलतापूर्वक विकास किया गया है। त्रिनेत्र-ए वर्तमान में सीडैक पुणे में परम रुद्र 1पीएफ सिस्टम में तैनात है।
• त्रिनेत्र-बी, प्रदर्शन और टोपोलॉजी संवर्द्धन के साथ विकसित नवीनतम हार्डवेयर है, जो PoC और TrA विकास चरणों के दौरान प्राप्त अनुभव का लाभ उठाता है। TrB, PCIe Gen-3.0 x16 होस्ट इंटरफ़ेस और 200Gbps भौतिक लिंक परत पर आधारित है। 200Gbps पर दस लिंक ड्रैगनफ्लाई/सुपरक्लस्टर टोपोलॉजी के लिए अनुमति देते हैं। TrB को परम 20पीएफ सिस्टम में तैनात करने की योजना है।

त्रिनेत्र विकास प्रयास आगामी एनएसएम 2.0 के तहत जारी रहने की उम्मीद है, जिसका प्राथमिक उद्देश्य एक्सास्केल प्रणालियों का स्वदेशी विकास करना है।

• उपयोग के मामले
  • एचपीसी और एंटरप्राइज़ अनुप्रयोग
• मुख्य विशेषताएं
  • उच्च प्रदर्शन: उच्च बैंडविड्थ और कम विलंबता, नवीन हार्डवेयर क्षमताओं और हल्के सॉफ्टवेयर स्टैक द्वारा समर्थित।
  • मापनीयता और ऊर्जा दक्षता: प्रयोग और अनुप्रयोग अनुकूलन को सुविधाजनक बनाते हुए वास्तविक प्रदर्शन, मापनीयता और ऊर्जा दक्षता सुनिश्चित करने के लिए डिज़ाइन किया गया।
  • टोपोलॉजी लचीलापन: बड़े पैमाने पर मापनीयता के लिए 3डी टोरस (ट्रिनेट्रा-ए) और ड्रैगनफ्लाई/सुपरक्लस्टर (ट्रिनेट्रा-बी) टोपोलॉजी का समर्थन करता है, जिससे समर्पित स्विच की आवश्यकता समाप्त हो जाती है।
  • मल्टी-प्रोसेसर समर्थन: एकाधिक प्रोसेसर और प्लेटफ़ॉर्म आर्किटेक्चर के साथ संगत।
  • उद्योग मानक अनुपालन: एमपीआई और विरासत सॉकेट इंटरफेस जैसे मानक एचपीसी प्रोग्रामिंग इंटरफेस का समर्थन करता है।